首页 > 资讯 >正文

三星目标2025年量产2nm工艺,期待获得显著的性能和效率提升

2024-05-05 23:11   来源:电子工程网阅读量:13691       

1.jpg

据Business Korea报道,三星将在今年6月16日至20日举行的“VLSI Symposium 2024”上发表一篇关于2nm工艺中应用第三代GAA(Gate-All-Around)晶体管工艺技术特性的论文,并带来更多关键细节。三星称,新工艺将进一步完善多桥-通道场效应晶体管(MBCFET)架构,具有独特的外延和集成工艺。与基于FinFET的工艺技术相比,晶体管性能提升了11%至46%,可变性降低26%,同时漏电降低约50%。按照三星的规划,SF2的技术开发工作将于2024年第二季度完成,届时其芯片合作伙伴将可以选择在该制程节点设计产品。三星的努力不仅仅在突破技术界限上,过去一段时间里正不断加强2nm工艺生态系统的建设,已经拥有50多个合作伙伴。今年2月,三星宣布与Arm展开合作,提供基于最新的GAA晶体管技术,优化下一代Arm Cortex-X/Cortex-A CPU内核,尽可能地提高了性能和效率,以将用户体验提升到一个新的水平。与此同时,三星还计划推出第三代3nm工艺,继续提高密度并降低功耗,另外还需要继续提升良品率。三星初代3nm工艺很难说得上成功,传闻早期的良品率仅为20%,主要用于生产加密货币使用的芯片,缺乏大客户的订单支持。

声明:本网转发此文章,旨在为读者提供更多信息资讯,所涉内容不构成投资、消费建议。文章事实如有疑问,请与有关方核实,文章观点非本网观点,仅供读者参考。

相关热词搜索:

上一篇: 新加坡旅游局在沪搭建线下活动体验空间“MadeinSingapore就在
下一篇:最后一页